This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS.
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP402027600A

DOCUMENT-IDENTIFIER: JP 02027600 A

TITLE:

INTEGRATED CIRCUIT DEVICE

PUBN-DATE:

January 30, 1990

INVENTOR-INFORMATION:

NAME

HIRASHIMA, MASAYOSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

N/A

APPL-NO:

JP63177820

APPL-DATE:

July 15, 1988

INT-CL (IPC): G11C029/00

US-CL-CURRENT: 714/763, 714/FOR.103

ABSTRACT:

PURPOSE: To reduce the number of auxiliary memories by forming a memory cell

which adds one bit error correcting circuit, error-corrects and stores data,

and error-corrects and reads them at the time of reading, an error-correcting

logic, a control logic, etc., on the same semiconductor substrate.

CONSTITUTION: A residual memory cell having a smaller information quantity

than that to be stored into an integrated circuit to which digital signals are

stored bit by bit at every one memory cell is provided, and an error-correcting

logic circuit 2 to generate the error-correcting code at a (k) bit for an (n)

bit of the information quantity, a pair of data registers 7 and 8 to temporarily save the information, and a control logic 6 to control the data

register, the error-correcting logic and the address of the memory cell are

formed on the same semiconductor substrate. Further, an (n+k) bit is read, the

error is corrected, and the correct data at the (n) bit are obtained. Thus,

the number of the auxiliary memories can be reduced.

COPYRIGHT: (C)1990,JPO&Japio

⑩ 日本国特許庁(JP) ⑪ 特許出願公開

@ 公 開 特 許 公 報 (A) 平2-27600

@Int.Cl. 5

識別配号

庁内整理番号

④公開 平成2年(1990)1月30日

G 11 C 29/00

302

7737-5B

審査請求 未請求 請求項の数 2 (全5頁)

の発明の名称 集積回路装置

②特 願 昭63-177820

②出 願 昭63(1988)7月15日

個発 明 者 正 芳 大阪府門真市大字門真1006番地 松下電器産業株式会社内

の出願 人

松下電器產業株式会社 大阪府門真市大字門真1006番地

四代 理 人 弁理士 栗野 重孝 外1名

1、発明の名称

集積回路装置

2、特許請求の範囲

(1) デジタル信号を1メモリセル毎に1ピットず つ記憶せしめる集積回路に記憶させる情報量より も少ない剰余のメモリセルを設け、情報量ュビッ トに対してはビットの誤り訂正コードを発生させ る誤り訂正ロジック回路と、情報を一時待避させ る1対のデータレジスタと、前記データレジスタ 及び誤り訂正ロジックとメモリセルのアドレスと を制御する制御ロジックとを同一の半導体基板上 に形成したことを特徴とする集積回路装置。

(2) 一度に審込む情報のピット数が、誤り訂正コ ードを付加する情報のピット数点の1の時に、8 回の書込み毎にロビット毎の誤り訂正コードを付 加する制御ロジックを付加したことを特徴とする 特許請求の範囲第1項記載の集積回路装置。

3、発明の詳細な説明

産業上の利用分野

本発明は、半導体メモリ、特に大規模なデジタ ル信号記憶用の集積回路装置に関するものである。

従来の半導体メモリにおいては、メモリを行或 は列単位に分け、行政は列を余分に設け、1ビッ トでも欠陥があれば、行政は列単位で予備と入れ 替えていた。

発明が解決しようとする課題

しかるに、1 ビットの欠陥を救済するため、行 政は列単位で予備を設けると、欠陥のビット数が 散在して増加すると、大容量メモリでは、予備の メモリも数多く準備せねばならないという問題が 発生する。

本発明は上記課題に鑑み、予備のメモリ数を減 らすことができると共に、検査後に、配線替えを するといり工数を削減することのできる集積回路 装置を提供することを目的とする。

課題を解決するための手段

本発明の集積回路は、1 ピット誤り訂正回路を 付加し、データは誤り訂正してメモリし、読み出 し時は誤り訂正して読み出すようにしたメモルセル、誤り訂正ロジック、制御ロジック等を同一の 半導体基板上に形成したものである。

作 用

本発明によれば、メモリへ書込むデータを、ロビット単位に分割し、ロビット毎に k ビットの誤り訂正ビットを付加して書込む。即ち行又は列をロ+ k ビットで構成する。そしてロ+ k ビットを読み出し、誤り訂正を行ない、ロビットの正しいデータを得るものである。

実 施 例

第1 図に本発明の一実施例を示す。メモリ1の は成を(n+k)×p とする。行は(n+k)ビットとし、pを列の数とする。n+k=T2と考えると、k=B,n=64でハミングコードを用いれば1ビットの誤り訂正が行なえる。データとして64ビット単位とすることは不自然な値ではない。k=9とすれば、n=128にできる。nと kの値は、メモリ1のビット単位の不良率を考慮して決めればよい。以下n=64,k=8として

ットのデータをメモリセル1へ書込む手順を考え る。84ピットのデータを直列で扱うので、アド レスは40.41.42.43.44.45 ののピットあ ればよい。12の端子中、ao~asに相当するの 個のアドレスラインの値が変化し、その変化に同 期して、端子9の入力が変化し、先ずパッファメ モリてへ書込まれる。パッファメモリアのアドレ スは、端子12の6ピットのアドレスをアドレス 発生回路5を介して得ている。パッファメモリア を書込モードに設定することは制御回路のによっ・ て行なり。次の84ビットはパッファメモリ8へ 書込まれ、この時、パッファメモリでは制御回路 gにより読出モードに設定され、アドレスも制御 回路のから供給される。又、この時、パッファメ モリての出力を誤り訂正ロジック部2へ伝えるよ 5 に制御回路6の出力で切替ゲート4を設定し、 84ピットを誤り訂正ロジック部2へ伝え、誤り 訂正ロジック部2で誤り訂正ピット8ピットを付 加する。計72ピットがメモリセル1へ伝えられ る。第1図の1はメモルセル以外に必要を周辺回

説明する。

第1図中1はメモリセル、2は誤り訂正ロジッ ク部、3は誤り訂正された信号から、誤り訂正を 行なって、情報1=64のみを出力する回路、4 はデータパッファメモリアとBの出力を切替えて、 誤り訂正ロジック部2へ供給する切替ゲートであ る。 5 は書込/読出しのアドレスを発生させる回 路、8はメモリ全体を制御する制御回路、7と8 は交互に審込/読出しを行なりパッファメモリで、 ロピットの容量を有する。9は入力端子で、簡単 のため 1 ケのみ示してあるが、8 ビット並列入力 ても支障はない。出力端子13も、同様である。 以下の説明では扱うデータは直列とし、端子♥・ 13は各1ケとして扱う。10はクロック端子で、 使わなくても支障ないが、とこでは動作を判り易 くするためクロックを用いるものとする。クロッ クは内部で発生させても良い。11は魯込/統出 しを指定する端子である。12はアドレス指定の 燐子である。

先ず、データの書込みについて述べる。64ビ

路を含むことは云りまでもない。メモリセル1の 書込み、読出しの制御は制御回路ので行ない、書 込みアドレスと読み出しアドレスの切替は通常の メモリと同じく、外部で行なり。

書込み読み出しの時間的経過を第2回により補 足説明する。時刻 t₁~t₂の間に X₁ の 6 4 ピッ トの情報が第1図のパッファメモリてへ番込まれ、 t₁₁~t₁₂の間にパッファメモリアから誤り訂正 ロジック部2へ伝えられる。この間、アドレス発 生回路をから、メモリ1と、パッファメモリア。 8ヘアドレスが伝えられる。データパッファメモ リアからの読み出しは、メモリセル1の最小アク セス時間に合わせてある。 t11~t21では X2の 情報64ピットがデータパッファメモリ8へ奪込 まれ、t₂₁~t₂₂の間にパッファメモリ8から切 替ゲート4を介して、誤り訂正ロジック部2へ伝 えられ誤り訂正される。以降とれを繰返す。読み 出しは、84ビット分のアドレスを指定し、84 ピット単位で読み出す。出力パッファ及び誤り訂 正ロジック3の中には、第3図に示すように、デ

ータバッファメモリアと8に対応するメモリ3A と3Bが含まれている。

以下第3図を参照しつつデータの読出しについ て述べる。読出しのタイミングは第4図に示す。 時刻 T₁~T₂ でメモリ1から、第2図の X₁の記憶 されているメモルセル64ピットを読み出す。Xq の64ビットは誤り訂正部3Cのメモリに一度記 位され、T2~T11の間に誤り訂正される。誤り訂 正の仕方は、データを直列で扱っても、並列で扱 ってもよいが、並列処理の場合、メモリセル1と ・ 誤り訂正部3Cの間の接続線が増大する。直列処 理でも、 $T_1 \sim T_2$ と $T_2 \sim T_{11}$ が同程度の時間を見 込んでおけば十分である。T2~T11の間に、誤り 訂正部3Cから、パッファメモリ3A(又は3B) へ X₁の 6 4 ビットを転送しても、 T₁₁~T₁₂ の 間に転送してもよいが、ととではT1.までに転送 が終るものとする。 T11 から3Rの入力が第4 図Dの如く高レベルになり、インバータ3Rの出 力が低レベルになり、データパッファメモリ3A が読出し状態となり、T₁₁~T₂₁ の間にパッファ

せるため、バッファメモリ3A.3Bへ別のアドレスを供給する。R/Wアドレス発生部3Wでは、パッファメモリ容量が64ビット故、 a0~a6の6ビットを指定するが、メモリセル1は制御する。上記の如く構成すると、読出し、書込みの始めのみ、誤り訂正する1単位分だけ遅れるが、連続して、統出し、書込みをする場合は、始の遅れがそのまゝずれるだけであり、システム設計時に配慮してかけば支障はない。以上述べた如くではなった以上ですれて書込まれ、1ビットに詳しく云えば64+8)中の1ビットの欠陥は数される。

発明の効果

以上のように本発明によれば、大容量メモリで、 欠陥が増加した場合の欠陥致済が容易である。上 記説明では、84+8のビット構成をとったが、 例えば、512ビットに対し、10ビットの訂正 コードを付加しても1ビットのエラーは訂正でき メモリ3Aから、X₁ の64ビットが読み出され セレクタ3Sを介し、出力バッファ30へ伝えら れ、出力パッファ3Uで適当なレベルと、インピ ーダンスに変換され、端子13から出力される。 T.,~To,では、セレクタ35はパッファメモリ 3 A の出力を通過させ、T21~T21 ではパッフ ァメモリ3Bの出力を通過させる。これは第4図 Dの波形を用いればよく、制御回路のでとれを形 成するのは容易である。 T11~T21で、パッファ メモリ3AからX4の84ピットを読み出している 間、メモリセル1から、誤り訂正部3CへX2の データが読み出される。 T₁₁~T₁₂の間に X₂ を 統み出し終り、T₁₂~T₂₁の間に誤り訂正し、メ モリ3Bへ書込む。第4図Dの信号が、バッファ メモリ3Bに加えられているので、パッファメモ リ3Bは書込み状態である。T₂₁までに、X₂の バッファメモリ3Bへの書込みが終了する。 Tot からはパッファメモリ3BからX2084ビットが 読み出される。以下とれを繰返す。 R/Wアドレ ス発生部3Wでは、上記説明通りの動作を実行さ


る。仮にメモリのビットエラー率がO.1まとすれば 512ビットに対し、10ビットの誤り訂正を 行えば、余裕を持って誤り訂正できる。従って、メモリ全体の容量が仮に16Mビットとすると、全体で16ビット以下の誤りたち、平均的には 512ビットの中には、1ビット以上の欠陥 512ビットの中には、1ビット以上の欠陥 512ビットの中には、行政は 700 位のである。 512ビットに対し、100 である。 512ビットに対し、100 である。 512ビットに対し、100 である。 512ビットに対し、100 である。 5012ビットに対し、100 である。 502 である。 502

4、図面の簡単な説明


第1図は本発明の一実施例の集積回路のプロック図、第2図はデータ書込み時のタイムチャート、第3図は第1図の要部の動作説明のプロック図、第4図はデータ読出し時のタイムチャートである。
1 ……メモリセル、2……誤り訂正ロジック部、

特開平2-27600(4)


3 ……出力バッファおよび誤り訂正ロジック部、
 4 ……切替ゲート、5 ……アドレスバッファ、6 ……制御ロジック部、で、8 ……パッファメモリ。
 代理人の氏名 弁理士 栗 野 重 孝 ほか1名



第 2 図



第 3 図



第 4 図

